您好!主营产品:销售国际各大品牌MOS管,TI MOS管,德州仪器MOS管,威世MOS管加入收藏 | 在线留言 | 联系我们
品牌查看Products







联系我们Contact Us
联系我们
东莞市伟铭电子有限公司
地 址:东莞市厚街镇三屯工业区
电 话:0769-85831359
传 真:0769-85820896
手 机:13926819895
联系人:陈先生
邮 箱:dgwmmos@163.com
主 页:www.wmmos.com
您的位置:首页  ->  公司动态

mos晶体管技术的主要限制


   mos晶体管的缩小一直受被称为按比例缩小(Scaling)的理论所支配,其基本思路是:将一个尺寸较大的器件按一比例系数缩小成尺寸较小的器件,但必须使缩小的器件保持类似的器件特性。具体方法是:所有几何尺寸项和电压项均按一比例系数减小,而掺杂和电荷密度则按同样的比例系数增加。这样一来,MOS晶体管内部的电场分布构造在器件缩小前后基本保持不变。
   集成电路发展到今天,毫无疑问,按比例缩小理论功不可没。但这一理论也有其局限性。首先,在一已知的掺杂分布和膜层厚度的情况下,该理论本身不能告知MOS晶体管能被缩小到多小,它只能告知如何缩小一个已知的可行的设计;其次,由于PN结内建电位差是不能按比例缩小的,所以该理论是不精确的。最后,该理论在其公式中并不涉及任何限制它适用范围的物理参量。
   很显然,当器件尺寸缩小到一定程度时,会出现量子效应。器件的进一步缩小将严萤受到量子电流的限制。其中,栅氧化层的遂穿电流是对器件缩小的最主要限制。对传统的二氧化硅栅介质来说,当厚度薄到2.5~3 nm时。遂穿电流就已经超过某些应用(如动态随机存贮器DRAM)的要求。无论如何,高性能应用的栅氧化层最小厚度应在1~2.5 nm之间。这一厚度在一二代之后便会达到。对于低功耗的应用而言,由于需要更厚的氧化层,所以目前的厚度已达到其极限。
[返回]